## (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出顧公開番号 特開2003-258121 (P2003-258121A)



(43)公開日 平成15年9月12日(2003.9.12)


(51) Int.Cl. <sup>7</sup>		識別記号	FΙ			テーマコード( <del>参考</del> )		
H01L	21/8238		H01L	21/28	3 0	1 S	4M104	
	21/28	301		27/08	3 2	1D 5	5 F 0 4 8	
;	27/092			29/58		G		
:	29/423							
	29/49							
			客查請求	未請求	請求項の数 9	OL	(全 18 頁)	
(21)出願番号		特顧2002-344226(P2002-34422	6) (71)出題	人 00000	03078		•	
				株式	会社東芝			
(22)出顧日		平成14年11月27日(2002.11.27)	ľ	東京	都港区芝浦一丁	目1番1	号	
			(72)発明	者中等	一明			
(31)優先権主張番号		特顧2001-398180(P2001-39818	0)	神奈	川県横浜市磯子	区新杉田	町8番地 株	
(32) 優先日		平成13年12月27日(2001.12.27)		式会	社束芝横浜事業	所内		
(33)優先権主張国		日本 (JP)	(72)発明	者 松尾	浩司			
				神奈	川県横浜市磯子	区新杉田	町8番地 桝	
				式会	社東芝横浜事業	所内		
			(74)代理	人 1000	58479			
				弁理:	土 鈴江 武彦	<b>G</b> 16	名)	
							最終頁に続	

## (54) 【発明の名称】 半導体装置及びその製造方法

## (57)【要約】

【課題】 デュアルメタルゲートプロセスの問題を改善し、素子の特性や信頼性を向上させることが可能な半導体装置を提供する。

【解決手段】 第1のゲート絶縁膜20と、第1のゲート絶縁膜上に設けられたMSix 膜(ただし、Mはタングステン及びモリブデンの中から選択された金属元素、x>1)24を含む第1のゲート電極とを備えたn型MISトランジスタと、第2のゲート絶縁膜20と、第2のゲート絶縁膜上に設けられたMSiy 膜(ただし、0 $\leq$ y<1)21を含む第2のゲート電極とを備えたp型MISトランジスタと、を備えた半導体装置である。



1

## 【特許請求の範囲】

【請求項1】第1のゲート絶縁膜と、前記第1のゲート 絶縁膜上に設けられたMSix 膜(ただし、Mはタング ステン及びモリブデンの中から選択された金属元素、x >1)を含む第1のゲート電極と、を備えたn型MIS トランジスタと、

第2のゲート絶縁膜と、前記第2のゲート絶縁膜上に設 けられたMSiv 膜(ただし、0≤y<1)を含む第2 のゲート電極と、を備えたp型MISトランジスタと、 を備えたことを特徴とする半導体装置。

【請求項2】 x ≥ 2 であることを特徴とする請求項1に 記載の半導体装置。

【請求項3】前記第1のゲート電極は、前記MSix膜 上に設けられ前記MSix 膜よりも抵抗率の低い導電膜 をさらに含むことを特徴とする請求項1に記載の半導体 装置.

【請求項4】 n型MISトランジスタが形成される第1 の領域内の第1のゲート絶縁膜上及びp型MISトラン ジスタが形成される第2の領域内の第2のゲート絶縁膜 上に、MSiy膜(ただし、Mはタングステン及びモリ プデンの中から選択された金属元素、0≤y<1)を形 成する工程と、

前記第1の領域内の前記MSi, 膜をシリコンと反応さ せて第1の領域内にMSix 膜(ただし、x>1)を形 成する工程と、

を備えたことを特徴とする半導体装置の製造方法。

【請求項5】前記MSix 膜を形成する工程は、前記第 1の領域内のMSi, 膜上にシリコン膜を形成する工程 と、熱処理によって前記第1の領域内のMSiy 膜を前 る請求項4に記載の半導体装置の製造方法。

【請求項6】前記MSix 膜上に前記MSix 膜よりも 抵抗率の低い導電膜を形成する工程をさらに備えたこと を特徴とする請求項4に記載の半導体装置の製造方法。

【請求項7】 n型MISトランジスタが形成される第1 の領域内の第1のゲート絶縁膜上及びp型MISトラン ジスタが形成される第2の領域内の第2のゲート絶縁膜 上に、MSix 膜(ただし、Mはタングステン及びモリ ブデンの中から選択された金属元素、x>1)を形成す

前記第2の領域内の前記MSix 膜に含有されたシリコ ンを抽出して第2の領域内にMSi, 膜(ただし、0≦ y < 1) を形成する工程と、

を備えたことを特徴とする半導体装置の製造方法。

【請求項8】前記MSiy 膜を形成する工程は、前記第 2の領域内のMSix 膜上に金属膜を形成する工程と、 熟処理によって前記金属膜を前記第2の領域内のMSi x 膜に含有されたシリコンと反応させる工程とを含むこ とを特徴とする請求項7に記載の半導体装置の製造方 法。

【請求項9】x≧2であることを特徴とする請求項4又 は請求項7に記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置及びそ の製造方法、特にn型MISトランジスタとp型MIS トランジスタとで異なるゲート材料を用いた半導体装置 及びその製造方法に関する。

[0002]

【従来の技術】MOSFETの微細化に伴って、ゲート 10 酸化膜 (# gate oxide film #) (ゲート絶縁膜 (# gate insulating film #)) の薄膜化が進めら れている。例えば、50nm以下のゲート長を有するM OSFETでは、厚さ1nm程度の極めて薄いゲート酸 化膜が必要となる。その要因の一つとして、ゲート電極 として用いる多結晶シリコン (# polycrystalline si licon #) (以下、ポリシリコン (# polysilicon #) という場合もある) の空乏化 (# depletion#) があげられる。このポリシリコンの空乏化がなくなる 20 と、ゲート酸化膜を 0.5 n m程度さらに厚くすること ができる。そのため、空乏化のない金属をゲート電極に 用いた、いわゆるメタルゲート電極構造のMOSFET (MISFET) が注目されている。

【0003】しかし、ゲート電極として1種類の金属を 用いた場合には、以下のような問題が生じる。すなわ ち、ゲート電極の仕事関数 (# work function #) がn型MISFETとp型MISFETとで等しくな る。そのため、ポリシリコンゲートのようにn型MIS FETとp型MISFETとでゲート電極の仕事関数を 記シリコン膜と反応させる工程とを含むことを特徴とす 30 異ならせることができず、しきい値電圧(# threshol d voltage #)を適正化することが非常に難しくな る。特に、0.5 V以下の低いしきい値電圧を実現する ためには、n型MISFETのゲート電極には仕事関数 が4.6 e V以下、望ましくは4.3 e V以下の材料、 p型MISFETのゲート電極には仕事関数が4.6e V以上、望ましくは4.9eV以上の材料が必要とな る。そのため、ゲート電極にn型MISFETとp型M ISFETとで異なる金属材料を用いた、いわゆるデュ アルメタルゲートプロセスが必要となる。

40 【0004】デュアルメタルゲートプロセスでは、n型 MISFETとp型MISFETとでゲート電極を別々 に形成する必要がある。そのため、n型及びp型MIS FETが形成される領域を含む全面に一方のMISFE T (例えばn型) 用のゲート電極材料膜を形成し、その 後で他方のMISFET(例えばp型)が形成される領 域内のゲート電極材料膜のみを選択的に除去し、その後 で他方のMISFET(例えばp型)用のゲート電極材 料膜を形成する。

【0005】例えば、n型MISFETのゲート電極材 50 料としてハフニウム窒化物、p型MISFETのゲート

電極材料としてタングステンを用いた場合を想定する。 この場合、p型MISFET形成領域のハフニウム窒化 物は、レジストをマスクとして、例えば過酸化水素水を 用いてウエットエッチングによって除去する。

【0006】しかしながら、ハフニウム窒化物等のゲー ト電極材料をウエットエッチングによって除去する際 に、p型MISFET形成領域のゲート絶縁膜もエッチ ング液に晒されてしまう。また、レジストを除去する際 に用いる有機溶剤などにも、p型MISFET形成領域 のゲート絶縁膜が晒されてしまう。したがって、上述し たデュアルメタルゲートプロセスでは、p型MISFE Tのゲート絶縁膜の信頼性が大幅に低下してしまうとい う問題が生じる。

【0007】また、従来技術として、特許文献1、特許 文献2及び特許文献3には、n型MISFETとp型M ISFETとでゲート電極の仕事関数を変えるために、 タングステンシリサイド (# tungsten silicide #) 膜に不純物 (# impurity#) をイオン注入 (# ion implantation #) するという技術が開示されてい イド膜にはn型不純物をイオン注入し、p型MISFE Tのタングステンシリサイド膜にはp型不純物をイオン 注入することで、n型MISFETのゲート電極の仕事 関数とp型MISFETのゲート電極の仕事関数とを異 ならせるようにしている。

【0008】しかしながら、タングステンシリサイド膜 中にイオン注入によって不純物を導入するため、イオン 注入ダメージによってゲート絶縁膜等の信頼性が低下す るという問題が生じる。

[0009]

【特許文献1】特開平8-130216号公報 [0010]

【特許文献2】特開平8-153804号公報 [0011]

【特許文献3】特開平9-246206号公報 [0012]

【発明が解決しようとする課題】このように、n型MI SFETとp型MISFETとで互いに仕事関数が異な るゲート電極材料を用いたデュアルメタルゲートプロセ スが提案されている。しかしながら、ゲート電極材料を 40 除去する際のエッチング液やレジストを除去する際の除 去液にゲート絶縁膜が晒されるため、ゲート絶縁膜の信 頼性が低下するという問題がある。また、シリサイド膜 にn型及びp型の不純物をイオン注入することにより、 n型MISFETとp型MISFETとでゲート電極の 仕事関数を変える方法も提案されている。しかしなが ら、イオン注入ダメージによってゲート絶縁膜等の信頼 性が低下するという問題がある。

【0013】本発明は、上記従来の課題に対してなされ

頼性を向上させることが可能な半導体装置及びその製造 方法を提供することを目的としている。

[0014]

【課題を解決するための手段】本発明に係る半導体装置 は、第1のゲート絶縁膜と、前記第1のゲート絶縁膜上 に設けられたMSix 膜(ただし、Mはタングステン及 びモリブデンの中から選択された金属元素、x>1)を 含む第1のゲート電極と、を備えたn型MISトランジ スタと、第2のゲート絶縁膜と、前記第2のゲート絶縁 10 膜上に設けられたMSiy膜(ただし、0≦y<1)を 含む第2のゲート電極と、を備えたp型MISトランジ スタと、を備えたことを特徴とする。

【0015】本発明に係る半導体装置の製造方法は、n 型MISトランジスタが形成される第1の領域内の第1 のゲート絶縁膜上及びp型MISトランジスタが形成さ れる第2の領域内の第2のゲート絶縁膜上に、MSiv 膜(ただし、Mはタングステン及びモリブデンの中から 選択された金属元素、0≤y<1)を形成する工程と、 前記第1の領域内の前記MSiv 膜をシリコンと反応さ 成する工程と、を備えたことを特徴とする。

【0016】本発明に係る半導体装置の製造方法は、n 型MISトランジスタが形成される第1の領域内の第1 のゲート絶縁膜上及びp型MISトランジスタが形成さ れる第2の領域内の第2のゲート絶縁膜上に、MSix 膜(ただし、Mはタングステン及びモリブデンの中から 選択された金属元素、x>1)を形成する工程と、前記 第2の領域内の前記MSix 膜に含有されたシリコンを 抽出して第2の領域内にMSiy 膜(ただし、0≦y< 30 1)を形成する工程と、を備えたことを特徴とする。

[0017]

【発明の実施の形態】以下、本発明の実施形態を図面を 参照して説明する。

【0018】 (実施形態1) 図1 (a) ~図6 (k) は、本発明の第1の実施形態に係るMISFET(MI Sトランジスタ) の製造工程を示した断面図である。本 実施形態は、いわゆるダマシン(# damascene #) ゲート技術を用いてMISFETを作製するものであ る。

【0019】まず、図1(a)に示すように、シリコン 基板(半導体基板)10の表面領域に、STI技術等を 用いて素子分離(# 素子分離=isolation #) 領域 11を形成する。続いて、将来除去されるダミーゲート 構造として、例えば、厚さ6nm程度のゲート酸化膜 (ゲート絶縁膜) 12、厚さ150nm程度のポリシリ コン膜13及び厚さ50nm程度のシリコン窒化膜14 からなる積層(# stack #) 構造を、酸化技術、C VD技術、リソグラフィー技術及びRIE技術を用いて 形成する。続いて、イオン注入技術を用いて、エクステ たものであり、上述した問題を改善し、索子の特性や信 50 ンション拡散層(# diffusion layer #)領域15

を形成する。さらに、シリコン窒化膜からなる幅40 n m程度のゲート側壁 (# side wall #) 膜16を、 CVD技術とRIE技術を用いて形成する。

【0020】次に、図1(b)に示すように、イオン注 入技術によりソース・ドレイン拡散層17を形成する。 その後、サリサイド(# salicide #)プロセス技術 により、ダミーゲート構造及びゲート側壁膜16をマス クとして、ソース・ドレイン領域のみに厚さ40nm程 度のシリサイド(# silicide #) 膜(例えばコバル レイン領域のドーパントとして、n型領域にはヒ素、p 型領域にはガリウムを、いずれも $1 \times 10^{15} / \text{cm}^2$  以 上のドーズ量でイオン注入しておく。これらのドーパン トは、シリサイドの凝集を抑制し、熱耐性を大幅に向上 させるためのものである。

【0021】次に、図2(c)に示すように、層間絶縁 膜(# interlayer insulating film #) 19とし て、例えばシリコン酸化膜をCVD法によって堆積す る。さらに、このシリコン酸化膜をCMP技術によって 平坦化することで、シリコン窒化膜14及びシリコン窒 20 信頼性が著しく向上する。 化膜16の上面を露出させる。

【0022】次に、図2(d)に示すように、例えば燐 酸を用いて、シリコン窒化膜14を層間絶縁膜19に対 して選択的に除去する。この時に、ゲート側壁膜のシリ コン窒化膜16も、ポリシリコン膜13の高さ程度まで エッチングされる。続いて、例えばラジカル原子エッチ ング技術を用いて、ダミーゲートであるポリシリコン膜 13を、層間絶縁膜19及びゲート側壁膜16に対して 選択的に除去する。

ウエット処理によってダミーゲート酸化膜12を除去す ることで、シリコン基板10の表面を露出させる。続い て、このようにして得られたゲート用溝部の少なくとも 底部に、ゲート絶縁膜20を形成する。ゲート絶縁膜2 0には、例えばシリコン基板10を熱酸化することで得 られたシリコン酸化膜を用いることができる。また、こ のシリコン酸化膜の表面を窒素プラズマによってさらに 窒化した絶縁膜を、ゲート絶縁膜20として用いてもよ い。さらに、以下に述べるように、高誘電体膜(# hi gh dielectricconstant film #)をゲート絶縁膜20 40 に用いてもよい。

【0024】ゲート絶縁膜20に用いる髙誘電体膜に は、例えばハフニウム酸化膜があげられる。このハフニ ウム酸化膜は、例えば、HfCl4 とNH3 を用いたC VD法、有機系のHfガスを用いたCVD法、或いはハ フニウム窒化物のターゲットやハフニウムのターゲット を用いたスパッタリング法を用いてハフニウム窒化膜を 形成し、その後でハフニウム窒化膜を酸化することによ り、形成することができる。酸化されるハフニウム窒化 膜の厚さは、数nm程度の極薄であることが望ましい。

ハフニウム窒化膜の膜厚が厚くなるにつれて、結晶化が 起こりやすくなるためである。ハフニウム窒化物をスパ ッタリング法で形成する場合は、スパッタされたハフニ ウムやハフニウム窒化物の粒子のエネルギーを100e V以下、望ましくは50e V以下にすることが望まし い。スパッタ粒子のエネルギーが高くなるにつれて、シ リコン基板へスパッタ粒子が食い込むようになり、チャ ネル表面のモフォロジーが劣化するためである。

6

【0025】次に、図3(f)に示すように、スパッタ トシリサイド膜) 18を形成する。この時、ソース・ド 10 リング法、CVD法或いは塗布法を用いて、タングステ ン膜(W膜) 21を全面に形成する。このタングステン 膜21の膜厚は、特に限定されるものではないが、後述 するような理由により、10mm程度以下であることが 望ましい。また、スパッタリング法を用いる場合は、ス パッタされたタングステン粒子のエネルギーを100e V以下、望ましくは50e V以下にすることが望まし い。タングステン粒子のエネルギーをこのような低エネ ルギーにすることで、下地のゲート絶縁膜20ヘタング ステン粒子が食い込むことがなくなり、ゲート絶縁膜の

【0026】次に、図4(g)に示すように、スパッタ リング法、CVD法或いは塗布法を用いて、シリコン膜 22を全面に形成する。シリコン膜22の膜厚は、少な くともタングステン膜21の膜厚よりも厚くする。ま た、シリコン膜22の膜厚は、後述するような理由によ り、30nm程度以下とすることが望ましい。また、タ ングステン膜21の形成工程からシリコン膜22の形成 工程までの間(基板の搬送工程等)は、基板を大気に晒 すことなく、真空中或いは酸素の極力少ない雰囲気中に 【0023】次に、図3(e)に示すように、弗酸等の *30* 基板を維持することが望ましい。タングステン膜21と シリコン膜22との間に酸素が存在すると、後のシリサ イデーション(# silicidation #) 工程において均 一な反応が阻害されるおそれがあるためである。

> 【0027】次に、図4(h)の工程に移行する。な お、図4(h)からは、図の向かって左側はn型MIS FET形成領域、右側はp型MISFET形成領域とす る(以後の図も同様)。本工程では、リソグラフィー技 術を用いて、p型MISFET領域のみが開口したレジ スト23のパターンを形成する。

【0028】次に、図5(i)に示すように、レジスト 23をマスクとし、且つタングステン膜21をエッチン グストッパーとして、シリコン膜22のドライエッチン グを行うことで、p型MISFET領域のシリコン膜2 2のみを選択的に除去する。このとき、ゲート絶縁膜2 0はタングステン膜21に覆われているため、ドライエ ッチングされない。

【0029】次に、図5(j)に示すように、レジスト 23を有機溶剤などで除去する。この時も、ゲート絶縁 膜20はタングステン膜21に覆われているため、有機 50 溶剤などに晒されないですむ。その後、例えば窒素ガス

雰囲気中或いは窒素と水素の混合ガス雰囲気中におい て、500℃~600℃程度の温度で熱処理を行う。こ の熱処理により、n型MISFET領域のタングステン 膜21がシリコン膜22と反応して、タングステンシリ サイド膜(WSix 膜) 24が形成される。

【0030】上記熱処理によって形成されるタングステ ンシリサイド膜24の膜厚が厚すぎると、膜応力によっ てタングステンシリサイド膜24が剥がれてしまうおそ れがある。したがって、タングステンシリサイド膜24 の膜厚が、望ましくは20 n m以下、より望ましくは1 0 n m以下となるように、タングステン膜21とシリコ ン膜22の膜厚を設定しておくことが望ましい。

【0031】また、熱処理において反応しなかった余剰 のシリコン膜22が存在する場合には、この余剰のシリ コン膜22をドライエッチング等によって選択的に除去 するようにしてもよいし、或いは、後述するように余剰 のシリコン膜22を残しておいてもよい。一方、タング ステン膜21は、上記熱処理において全て反応してタン グステンシリサイド膜24となるように、タングステン 膜21及びシリコン膜22の熱処理温度及び熱処理時間 20 FETのゲート電極の最下層にタングステン膜 (W膜) を設定する。

【0032】また、タングステンシリサイド膜(WSi x 膜)24におけるシリコンの組成比(# compositio n ratio #) (シリコン原子数の比率) は、タングス テンシリサイド膜24におけるタングステンの組成比 (タングステン原子数の比率) よりも高いことが望まし い。すなわち、x>1であることが望ましい。特に、シ リコンの組成比がタングステンの組成比の2倍以上であ ること (x≥2) が望ましい。

テン膜25を、スパッタリング法或いはCVD法など用 いて全面に堆積する。続いて、タングステン膜21、タ ングステンシリサイド膜24及びタングステン膜25の CMPを行う。これにより、n型MISFET領域のゲ ート用溝内にはタングステンシリサイド膜24及びタン グステン膜25が、p型MISFET領域にはタングス テン膜21及びタングステン膜25が、それぞれ埋め込 まれたゲート電極構造が得られる。

【0034】以上のようにして、n型MISFETでは ゲート電極の最下層(ゲート絶縁膜20に接する部分) がタングステンシリサイド膜24であり、p型MISF ETではゲート電極の最下層(ゲート絶縁膜20に接す る部分) がタングステン膜21である相補型 (# comp lementary #) MISFET (CMISFET) が得 られる。

【0035】図7は、WSix 膜 (或いはWSiv 膜) におけるx値(或いはy値)と仕事関数の関係を示した 図である。図に示すように、x=0の場合、すなわちタ ングステン膜(W膜)の場合には、仕事関数は4.7~ 4. 9 e V程度である。仕事関数が幅を持っているの

は、結晶方位面(# crystal orientation face #) に応じて仕事関数が異なるためである。

8

【0036】タングステンシリサイド膜(WSix 膜) におけるシリコンの組成比が、タングステンシリサイド 膜におけるタングステンの組成比よりも高い場合、すな わちx>1の場合には、タングステンシリサイド膜の仕 事関数は、結晶方位面によって多少変動はあるものの、 4. 6 e V程度以下となる。すでに述べたように、n型 MISFETのゲート電極の仕事関数は4.6eV以下 10 にすることが望ましい。したがって、x>1とすること で、n型MISFETのゲート電極に適したタングステ ンシリサイド膜が得られる。また、シリコンの組成比が タングステンの組成比の2倍以上である場合、すなわち x ≥ 2の場合には、結晶方位面によらず、タングステン シリサイド膜の仕事関数が4.6eV程度以下となる。 したがって、x≥2とすることで、n型MISFETの ゲート電極により適したタングステンシリサイド膜が得 られる。

【0037】なお、上述した実施形態では、p型MIS 21を用いたが、タングステン膜21の代わりにタング ステンリサイド膜(WSiv膜)を用いることも可能で ある。この場合にも、基本的には上述した実施形態と同 様の製造方法を適用可能である。すでに述べたように、 p型MISFETのゲート電極の仕事関数は4.6eV 以上にすることが望ましい。図7からわかるように、y < 1 とすることで、4.6 e V程度以上の仕事関数を有 する、p型MISFETのゲート電極に適したタングス テンシリサイド膜が得られる。したがって、p型MIS 【0033】次に、図6(k)に示すように、タングス 30 FETのゲート電極には、タングステン膜(y = 0 に対 応)の他、タングステンリサイド膜(0<y<1に対 応)を用いることが可能である。

> 【0038】以上のように、本実施形態によれば、n型 MISFET及びp型MISFETそれぞれのゲート電 極の仕事関数を最適化することにより、n型MISFE Tとp型MISFETそれぞれのしきい値電圧を適正化 することが可能となる。

【0039】また、本実施形態によれば、ゲート絶縁膜 上にタングステン膜を形成した後に該タングステン膜を 除去しないため、ゲート絶縁膜の表面が従来のようにウ エットエッチング液や有機溶剤などに晒されることがな い。また、従来のようにタングステンシリサイド膜中に 不純物をイオン注入することがないため、ゲート絶縁膜 にイオン注入ダメージが加わることもない。したがっ て、ゲート絶縁膜の信頼性に優れたMISFETを作製 することが可能となる。

【0040】また、タングステンは、ゲート絶縁膜(特 にシリコン酸化膜 (SiO2 膜) やシリコン酸窒化膜

(# silicon oxinitride film #) (SiON

50 膜)) 中に拡散し難いため、この点からもゲート絶縁膜

の信頼性に優れたMISFETを得ることが可能とな る。

【0041】なお、上述した図6(k)の工程で形成す る上層側のタングステン膜25は、主としてゲート電極 の低抵抗化のためのものである。したがって、タングス テンリサイド膜よりも抵抗率の低い導電材料として、タ ングステンの他にアルミニウム等を用いてもよい。

【0042】また、図6(k)の工程において、タング ステン膜25を形成する前にチタン窒化膜等のバリアメ タル膜を5 n m程度形成し、その後でタングステン膜2 5を形成するようにしてもよい。

【0043】また、図5 (j) の工程において熱処理で 反応しなかった余剰のシリコン膜22を除去しなかった 場合には、図6(k)の工程においてタングステン膜2 5を形成した後に熱処理を行い、この熱処理によって余 剰のシリコン膜22とタングステン膜25とを反応させ てタングステンシリサイド膜にしてもよい。或いは、チ タン膜及びチタン窒化膜の積層構造からなるバリアメタ ル膜を形成した後にタングステン膜25を形成し、その 反応させてチタンシリサイド膜にしてもよい。

【0044】さらに、上述した実施形態では、p型MI SFETのゲート電極の最下層をタングステン膜21と し、n型MISFETのゲート電極の最下層をタングス テンシリサイド膜24としたが、p型MISFETのゲ ート電極の最下層をモリブデン膜とし、n型MISFE Tのゲート電極の最下層をモリブデンシリサイド膜とし てもよい。この場合、上述した製造工程で用いたタング ステン膜21の代わりにモリブデン膜を用いることで、 上述したのと同様の工程を適用することが可能である。 また、モリブデンシリサイド膜についても、図7と同様 の特性を示すことから、一般的に言えば、n型MISF ETのゲート電極についてはMoSix膜(x>1、よ り望ましくはx≥2) を、p型MISFETのゲート電 極についてはMoSiv膜(0≤y<1)を適用するこ とが可能である。

【0045】(実施形態2)図8(a)~図10(i) は、本発明の第2の実施形態に係る半導体装置の製造方 法を模式的に示した断面図である。

領域101を有した単結晶シリコン基板 (半導体基板) 100上に、シリコン酸化膜102を形成する。続い て、シリコン酸化膜102上に、多結晶シリコン膜10 3を堆積する。

【0047】次に、図8 (b) に示すように、多結晶シ リコン膜103を異方性エッチングし(# isotropic etching #)、ダミーゲート電極を形成する。続い て、n型MISトランジスタが形成される領域(nMO S領域)にはAs<sup>+</sup> イオンをイオン注入し、p型MIS トランジスタが形成される領域 (pMOS領域) にはB 50 ができる。

+ イオンをイオン注入する。さらに、1000℃、5秒 の熱処理を施すことによって、ソース・ドレイン領域の 一部となる拡散層(# diffusion layer #) 105 を形成する。

10

【0048】次に、図8(c)に示すように、シリコン 窒化膜106及びシリコン酸化膜107を全面に堆積す る。その後、エッチバックを行い、ダミーゲート電極の 側壁上に選択的にシリコン窒化膜106及びシリコン酸 化膜107を残す。続いて、nMOS領域にはP<sup>+</sup> イオ 10 ンをイオン注入し、pMOS領域にはB<sup>+</sup> イオンをイオ ン注入する。さらに、950℃、10秒の熱処理を施す ことによって、ソース・ドレイン領域の一部となる拡散 層108を形成する。

【0049】次に、図9(d)に示すように、層間絶縁 膜109を全面に堆積する。その後、化学的機械的研磨 (# chemical mechanical polishing #) (CM P) によって層間絶縁膜109を平坦化し、多結晶シリ コン膜103の表面を露出させる。

【0050】次に、図9 (e) に示すように、多結晶シ 後に熱処理を行って余剰のシリコン膜22とチタンとを 20 リコン膜103を除去し、さらにシリコン酸化膜102 を除去する。これにより、シリコン基板100及びシリ コン窒化膜106に囲まれた溝が形成される。

> 【0051】次に、図9(f)に示すように、プラズマ 酸窒化法により、溝の底部に、ゲート絶縁膜110とし て薄いシリコン酸窒化膜(# silicon oxinitride fil m#) を形成する。

【0052】次に、図10(g)に示すように、CVD 法により、全面にタングステンシリサイド膜 (WSix 膜)111を堆積する。ソースガスとしては、例えば、 30 W (CO) 6 及びS i H<sub>4</sub> を用いる。さらに、CMP法 によって、タングステンシリサイド膜111を平坦化し て、層間膜109の表面を露出させる。

【0053】次に、図10(h)に示すように、金属膜 としてタングステン膜(W膜)112を全面に堆積す る。さらに、PMOS領域以外のタングステン膜112 をエッチングによって除去する。

【0054】次に、図10(i)に示すように、例えば 600℃程度の熱処理を行う。この熱処理により、タン グステンシリサイド膜111中のSiがタングステン膜 【0046】まず、図8(a)に示すように、素子分離 40 112側に抽出される。その結果、pMOS領域では、 nMOS領域のタングステンシリサイド膜111よりも Si濃度が低いタングステンシリサイド膜113が形成 される。その後、残ったタングステン膜112を除去す ることで、図10(i)に示すような構造が得られる。 【0055】このようにして、nMOSトランジスタの ゲート電極には相対的に仕事関数が低いタングステンシ リサイド膜111を用い、pMOSトランジスタのゲー ト電極には相対的に仕事関数の高いタングステンシリサ イド膜113を用いたCMOSトランジスタを得ること

12

【0056】図10(i)の熱処理工程の効果を調べる ために、図11に示すようなMISキャパシタを以下の ようにして作製した。まず、素子分離領域201を有し た単結晶シリコン基板200上に、ゲート絶縁膜202 を形成する。続いて、ゲート絶縁膜202上に、タング ステンシリサイド膜203 (厚さ10nm) 堆積し、さ らにタングステンシリサイド膜203上にタングステン 膜204 (厚さ40nm) を堆積する。続いて、タング ステンシリサイド膜203及びタングステン膜204を 雰囲気中で450~600℃の温度範囲で熱処理を行 い、タングステンシリサイド膜203中のSiをタング ステン膜204によって抽出する。さらに、水素と窒素 の混合ガス雰囲気中で450℃の熱処理を行う。このよ うにして、図11に示したようなMISキャパシタを作 製した。

11

【0057】図12は、このようにして作製したMIS キャパシタのC-V特性の測定結果を示したものであ る。特性(a)、(b)、(c)及び(d)は、それぞ 0℃としたものである。また、タングステンシリサイド 膜203及びタングステン膜204の積層構造を有する MISキャパシタの他、タングステンシリサイド膜の単 層構造を有するMISキャパシタ及びタングステン膜の 単層構造を有するMISキャパシタについても測定を行 った。

【0058】その結果、450℃で熱処理を行った積層 構造を有するMISキャパシタのC-V特性は、タング ステンシリサイド膜の単層構造を有するMISキャパシ 処理温度が500℃、550℃及び600℃と増加する にしたがってC-V特性は右方向にシフトし、600℃ の場合には、タングステン膜の単層構造を有するMIS キャパシタのC-V特性と一致することがわかった。C -V特性のシフト量は電極材料の仕事関数に比例し、C -V特性が右側にシフトするほど仕事関数が高いことを 意味する。したがって、熱処理温度を増加させるにした がって、タングステンシリサイド膜からタングステン膜 へ移動するシリコンの量が増加し、600℃程度の温度 リサイド膜とゲート絶縁膜との界面(# interface #) 近傍では、タングステンシリサイド膜がタングステ ン膜に極めて近い状態になっていると考えられる。

【0059】なお、本実施形態においても、タングステ ンシリサイド膜( $WSi_x$  膜或いは $WSi_y$  膜)におけ るx値或いはy値と仕事関数との関係は、第1の実施形 態で示した図7と同様である。したがって、n型MIS FETのタングステンシリサイド膜(WSix 膜)で は、x>1望ましくはx≥2となるようにする。 すなわ ち、タングステンシリサイド膜(WSi $_{\mathbf{x}}$  膜)111に  $\mathit{50}$  い、 $_{\mathbf{p}}$ 型MISFETのゲート電極にタングステンシリ

ついては、x>1望ましくはx≥2となるようにする。 また、p型MISFETのタングステンシリサイド膜 (WSiy 膜) では、y<1となるようにする。すなわ ち、タングステンシリサイド膜 (WSi, 膜) 113に ついては、y<1となるようにする。また、図11及び 図12で示した結果からもわかるように、熱処理温度等 によってはタングステンシリサイド膜111が実質的に タングステン膜に変換される場合もある。したがって、 p型MISFETについては、タングステンシリサイド パターニングしてゲート電極を形成する。その後、窒素 10 膜(WSiړ膜、O<y<1)113の代わりにタング ステン膜(W膜、y=0に対応)を用いることが可能で ある。

> 【0060】以上のように、本実施形態によれば、n型 MISFET及びp型MISFETそれぞれのゲート電 極の仕事関数を最適化することにより、n型MISFE Tとp型MISFETそれぞれのしきい値電圧を適正化 することが可能となる。

【0061】また、本実施形態によれば、ゲート絶縁膜 上にタングステンシリサイド膜を形成した後に該タング れ熱処理温度を450℃、500℃、550℃及び60 20 ステンシリサイド膜を除去しないため、ゲート絶縁膜の 表面が従来のようにウエットエッチング液や有機溶剤な どに晒されることがない。また、従来のようにタングス テンシリサイド膜中に不純物をイオン注入することがな いため、ゲート絶縁膜にイオン注入ダメージが加わるこ ともない。したがって、ゲート絶縁膜の信頼性に優れた MISFETを作製することが可能となる。

【0062】なお、本実施形態では、タングステンシリ サイド膜111のソースガス(成膜用ガス)としてW (CO) 6 及びSiH4 を用いたが、Wのソースガスに 夕のC-V特性と一致することがわかった。そして、熱 30 はWF6 或いはWCl6 を、SiのソースガスにはSi H<sub>2</sub> Cl<sub>2</sub>、SiCl<sub>4</sub> 或いはSiF<sub>4</sub> を用いることも 可能である。

【0063】また、本実施形態において、タングステン シリサイド膜111中にリン (P) 或いはヒ素 (As) を含有させるようにしてもよい。Pを含有させる場合に は、Pのソースガスとして例えばPH3を用いればよ い。Asを含有させる場合には、Pのソースガスとして 例えばAsH3 を用いればよい。タングステンシリサイ ド膜にPやAs等の不純物を含有させることで、不純物 で熱処理を行った場合には、少なくともタングステンシ 40 を含有していないタングステンシリサイド膜よりも仕事 関数を下げることが可能である。

> 【0064】また、本実施形態では、タングステンシリ サイド膜111とタングステン膜(金属膜)112を反 応させるようにしたが、タングステン膜112の代わり にPt、Pd、Ni、Co、W、Mo、Sb及びBiの 少なくとも一つを含有する金属膜を用いることが可能で

【0065】さらに、本実施形態では、n型MISFE Tのゲート電極にタングステンシリサイド膜111を用 【0066】以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み 20合わせることによって種々の発明が抽出され得る。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば発明として抽出され得る。

### [0067]

【発明の効果】本発明によれば、従来のデュアルメタル ゲートプロセスを用いた半導体装置の問題点が改善され、素子特性や信頼性に優れた半導体装置を得ることが 可能となる。

## 【図面の簡単な説明】

【図1】本発明の第1の実施形態に係る半導体装置の製造工程についてその一部を示した断面図である。

【図2】本発明の第1の実施形態に係る半導体装置の製造工程についてその一部を示した断面図である。

【図3】本発明の第1の実施形態に係る半導体装置の製造工程についてその一部を示した断面図である。

【図4】本発明の第1の実施形態に係る半導体装置の製

造工程についてその一部を示した断面図である。

【図5】本発明の第1の実施形態に係る半導体装置の製造工程についてその一部を示した断面図である。

14

【図6】本発明の第1の実施形態に係る半導体装置の製造工程についてその一部を示した断面図である。

【図7】 $WSi_x$  膜(或いは $WSi_y$  膜)におけるx値(或いはy値)と仕事関数の関係を示した図である。

【図8】本発明の第2の実施形態に係る半導体装置の製造工程についてその一部を示した断面図である。

【図9】本発明の第2の実施形態に係る半導体装置の製造工程についてその一部を示した断面図である。

【図10】本発明の第2の実施形態に係る半導体装置の 製造工程についてその一部を示した断面図である。

【図11】本発明の第2の実施形態に係り、熱処理の効果を調べるために作製したMISキャパシタの構成を示した図である。

【図12】図11に示したような構成を有するMISキャパシタについて、そのC-V特性の測定結果を示した図である。

## 20 【符号の説明】

10、100、200…シリコン基板

11、101、201…素子分離領域

12、20、110、202…ゲート絶縁膜

13、103…多結晶シリコン膜

14、106…シリコン窒化膜

15…エクステンション拡散層領域

16…ゲート側壁膜

17…ソース・ドレイン拡散層

18…シリサイド膜

30 19、109…層間絶縁膜

21、25、112、204…タングステン膜

22…シリコン膜


23…レジスト

24、111、113、203…タングステンシリサイ ド聴


102、107…シリコン酸化膜


105、108…拡散層


【図6】




【図11】


















【図12】



## 【手続補正書】

【提出日】平成14年11月29日 (2002.11.29)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】全文

【補正方法】変更

【補正内容】

【書類名】

明細書

【発明の名称】

半導体装置及びその製造方法

【特許請求の範囲】

【請求項1】第1のゲート絶縁膜と、前記第1のゲート 絶縁膜上に設けられたMSix 膜(ただし、Mはタング ステン及びモリブデンの中から選択された金属元素、x >1)を含む第1のゲート電極と、を備えたn型MIS トランジスタと、

第2のゲート絶縁膜と、前記第2のゲート絶縁膜上に設けられたMSiy膜(ただし、 $0 \le y < 1$ )を含む第2のゲート電極と、を備えたp型MISトランジスタと、を備えたことを特徴とする半導体装置。

【請求項2】 x ≧ 2 であることを特徴とする請求項1に 記載の半導体装置。

【請求項3】前記第1のゲート電極は、前記MSix 膜

上に設けられ前記 $MSi_x$  膜よりも抵抗率の低い導電膜をさらに含むことを特徴とする請求項1に記載の半導体装置。

【請求項4】 n型MISトランジスタが形成される第1の領域内の第1のゲート絶縁膜上及びp型MISトランジスタが形成される第2の領域内の第2のゲート絶縁膜上に、MSiy 膜(ただし、Mはタングステン及びモリブデンの中から選択された金属元素、 $0 \le y < 1$ )を形成する工程と、

前記第1の領域内の前記 $MSi_y$  膜をシリコンと反応させて第1の領域内に $MSi_x$  膜(ただし、x>1)を形成する工程と、

を備えたことを特徴とする半導体装置の製造方法。

【請求項5】前記MSix 膜を形成する工程は、前記第1の領域内のMSiy 膜上にシリコン膜を形成する工程と、熱処理によって前記第1の領域内のMSiy 膜を前記シリコン膜と反応させる工程とを含むことを特徴とする請求項4に記載の半導体装置の製造方法。

【請求項6】前記MS $i_x$ 膜上に前記MS $i_x$ 膜よりも抵抗率の低い導電膜を形成する工程をさらに備えたことを特徴とする請求項4に記載の半導体装置の製造方法。

【請求項7】 n型MISトランジスタが形成される第1 の領域内の第1のゲート絶縁膜上及びp型MISトラン ジスタが形成される第2の領域内の第2のゲート絶縁膜 上に、MSix 膜(ただし、Mはタングステン及びモリ ブデンの中から選択された金属元素、x>1)を形成す る工程と、

前記第2の領域内の前記 $MSi_x$  膜に含有されたシリコンを抽出して第2の領域内に $MSi_y$  膜(ただし、 $0 \le y < 1$ )を形成する工程と、

を備えたことを特徴とする半導体装置の製造方法。

【請求項8】前記MS  $i_y$  膜を形成する工程は、前記第 2 の領域内のMS  $i_x$  膜上に金属膜を形成する工程と、熱処理によって前記金属膜を前記第 2 の領域内のMS  $i_x$  膜に含有されたシリコンと反応させる工程とを含むことを特徴とする請求項 7 に記載の半導体装置の製造方

【請求項9】 x ≥ 2 であることを特徴とする請求項4又 は請求項7に記載の半導体装置の製造方法。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置及びその製造方法、特にn型MISトランジスタとp型MISトランジスタとで異なるゲート材料を用いた半導体装置及びその製造方法に関する。

## [0002]

【従来の技術】MOSFETの微細化に伴って、ゲート酸化膜(ゲート絶縁膜)の薄膜化が進められている。例えば、50nm以下のゲート長を有するMOSFETでは、厚さ1nm程度の極めて薄いゲート酸化膜が必要となる。その要因の一つとして、ゲート電極として用いる多結晶シリコン(以下、ポリシリコンという場合もある)の空乏化があげられる。このポリシリコンの空乏化がなくなると、ゲート酸化膜を0.5nm程度さらに厚くすることができる。そのため、空乏化のない金属をゲート電極に用いた、いわゆるメタルゲート電極構造のMOSFET (MISFET) が注目されている。

【0003】しかし、ゲート電極として1種類の金属を用いた場合には、以下のような問題が生じる。すなわち、ゲート電極の仕事関数がn型MISFETとp型MISFETとで等しくなる。そのため、ポリシリコンゲートのようにn型MISFETとp型MISFETとででが一ト電極の仕事関数を異ならせることができず、しきい値電圧を適正化することが非常に難しくなる。特に、0.5 V以下の低いしきい値電圧を実現するためには、n型MISFETのゲート電極には仕事関数が4.6 e V以下、望ましくは4.3 e V以下の材料、p型MISFETのゲート電極には仕事関数が4.6 e V以上、望ましくは4.9 e V以上の材料が必要となる。そのため、ゲート電極にn型MISFETとp型MISFETとで異なる金属材料を用いた、いわゆるデュアルメタル

ゲートプロセスが必要となる。

【0004】デュアルメタルゲートプロセスでは、n型MISFETとp型MISFETとでゲート電極を別々に形成する必要がある。そのため、n型及びp型MISFETが形成される領域を含む全面に一方のMISFET(例えばn型)用のゲート電極材料膜を形成し、その後で他方のMISFET(例えばp型)が形成される領域内のゲート電極材料膜のみを選択的に除去し、その後で他方のMISFET(例えばp型)用のゲート電極材料膜を形成する。

【0005】例えば、n型MISFETのゲート電極材料としてハフニウム窒化物、p型MISFETのゲート電極材料としてタングステンを用いた場合を想定する。この場合、p型MISFET形成領域のハフニウム窒化物は、レジストをマスクとして、例えば過酸化水素水を用いてウエットエッチングによって除去する。

【0006】しかしながら、ハフニウム窒化物等のゲート電極材料をウエットエッチングによって除去する際に、p型MISFET形成領域のゲート絶縁膜もエッチング液に晒されてしまう。また、レジストを除去する際に用いる有機溶剤などにも、p型MISFET形成領域のゲート絶縁膜が晒されてしまう。したがって、上述したデュアルメタルゲートプロセスでは、p型MISFETのゲート絶縁膜の信頼性が大幅に低下してしまうという問題が生じる。

【0007】また、従来技術として、特許文献1、特許文献2及び特許文献3には、n型MISFETとp型MISFETとでゲート電極の仕事関数を変えるために、タングステンシリサイド膜に不純物をイオン注入するという技術が開示されている。すなわち、n型MISFETのタングステンシリサイド膜にはn型不純物をイオン注入し、p型MISFETのタングステンシリサイド膜にはp型不純物をイオン注入し、p型MISFETのゲート電極の仕事関数とp型MISFETのゲート電極の仕事関数とを異ならせるようにしている。

【0008】しかしながら、タングステンシリサイド膜中にイオン注入によって不純物を導入するため、イオン 注入ダメージによってゲート絶縁膜等の信頼性が低下す るという問題が生じる。

[0009]

【特許文献1】特開平8-130216号公報 【0010】

【特許文献2】特開平8-153804号公報

【特許文献3】特開平9-246206号公報 【0012】

【発明が解決しようとする課題】このように、n型MI SFETとp型MISFETとで互いに仕事関数が異なるゲート電極材料を用いたデュアルメタルゲートプロセスが提案されている。しかしながら、ゲート電極材料を 除去する際のエッチング液やレジストを除去する際の除去液にゲート絶縁膜が晒されるため、ゲート絶縁膜の信頼性が低下するという問題がある。また、シリサイド膜に n型及び p型の不純物をイオン注入することにより、 n型MISFETと p型MISFETとでゲート電極の仕事関数を変える方法も提案されている。 しかしながら、イオン注入ダメージによってゲート絶縁膜等の信頼性が低下するという問題がある。

【0013】本発明は、上記従来の課題に対してなされたものであり、上述した問題を改善し、素子の特性や信頼性を向上させることが可能な半導体装置及びその製造方法を提供することを目的としている。

## [0014]

【課題を解決するための手段】本発明に係る半導体装置は、第1のゲート絶縁膜と、前記第1のゲート絶縁膜上に設けられたMSix膜(ただし、Mはタングステン及びモリブデンの中から選択された金属元素、x>1)を含む第1のゲート電極と、を備えたn型MISトランジスタと、第2のゲート絶縁膜と、前記第2のゲート絶縁膜上に設けられたMSiy膜(ただし、 $0 \le y < 1$ )を含む第2のゲート電極と、を備えたp型MISトランジスタと、を備えたことを特徴とする。

【0015】本発明に係る半導体装置の製造方法は、n型MISトランジスタが形成される第1の領域内の第1のゲート絶縁膜上及びp型MISトランジスタが形成される第2の領域内の第2のゲート絶縁膜上に、MSiy膜(ただし、Mはタングステン及びモリブデンの中から選択された金属元素、 $0 \le y < 1$ )を形成する工程と、前記第1の領域内の前記MSiy膜をシリコンと反応させて第1の領域内にMSix膜(ただし、x > 1)を形成する工程と、を備えたことを特徴とする。

【0016】本発明に係る半導体装置の製造方法は、n型MISトランジスタが形成される第1の領域内の第1のゲート絶縁膜上及Up型MISトランジスタが形成される第2の領域内の第2のゲート絶縁膜上に、MSix膜(ただし、Mはタングステン及びモリブデンの中から選択された金属元素、x>1)を形成する工程と、前記第2の領域内の前記MSix 膜に含有されたシリコンを抽出して第2の領域内にMSiy 膜(ただし、 $0 \le y < 1$ )を形成する工程と、を備えたことを特徴とする。

## [0017]

【発明の実施の形態】以下、本発明の実施形態を図面を 参照して説明する。

【0018】(実施形態1)図1(a)~図6(k)は、本発明の第1の実施形態に係るMISFET(MISトランジスタ)の製造工程を示した断面図である。本実施形態は、いわゆるダマシンゲート技術を用いてMISFETを作製するものである。

【0019】まず、図1 (a) に示すように、シリコン 基板(半導体基板)10の表面領域に、STI技術等を 用いて素子分離領域11を形成する。続いて、将来除去されるダミーゲート構造として、例えば、厚さ6nm程度のゲート酸化膜(ゲート絶縁膜)12、厚さ150nm程度のポリシリコン膜13及び厚さ50nm程度のシリコン窒化膜14からなる積層構造を、酸化技術、CVD技術、リソグラフィー技術及びRIE技術を用いて形成する。続いて、イオン注入技術を用いて、エクステンション拡散層領域15を形成する。さらに、シリコン窒化膜からなる幅40nm程度のゲート側壁膜16を、CVD技術とRIE技術を用いて形成する。

【0020】次に、図1(b)に示すように、イオン注入技術によりソース・ドレイン拡散層17を形成する。その後、サリサイドプロセス技術により、ダミーゲート構造及びゲート側壁膜16をマスクとして、ソース・ドレイン領域のみに厚さ40nm程度のシリサイド膜(例えばコバルトシリサイド膜)18を形成する。この時、ソース・ドレイン領域のドーパントとして、n型領域にはガリウムを、いずれも1×10<sup>15</sup>/cm²以上のドーズ量でイオン注入しておく。これらのドーパントは、シリサイドの凝集を抑制し、熱耐性を大幅に向上させるためのものである。

【0021】次に、図2(c)に示すように、層間絶縁 膜19として、例えばシリコン酸化膜をCVD法によって堆積する。さらに、このシリコン酸化膜をCMP技術によって平坦化することで、シリコン窒化膜14及びシリコン窒化膜16の上面を露出させる。

【0022】次に、図2(d)に示すように、例えば燐酸を用いて、シリコン窒化膜14を層間絶縁膜19に対して選択的に除去する。この時に、ゲート側壁膜のシリコン窒化膜16も、ポリシリコン膜13の高さ程度までエッチングされる。続いて、例えばラジカル原子エッチング技術を用いて、ダミーゲートであるポリシリコン膜13を、層間絶縁膜19及びゲート側壁膜16に対して選択的に除去する。

【0023】次に、図3(e)に示すように、弗酸等のウエット処理によってダミーゲート酸化膜12を除去することで、シリコン基板10の表面を露出させる。続いて、このようにして得られたゲート用溝部の少なくとも底部に、ゲート絶縁膜20を形成する。ゲート絶縁膜20には、例えばシリコン基板10を熱酸化することで得られたシリコン酸化膜を用いることができる。また、このシリコン酸化膜の表面を窒素プラズマによってさらに窒化した絶縁膜を、ゲート絶縁膜20として用いてもよい。さらに、以下に述べるように、高誘電体膜をゲート絶縁膜20に用いてもよい。

【0024】ゲート絶縁膜20に用いる高誘電体膜には、例えばハフニウム酸化膜があげられる。このハフニウム酸化膜は、例えば、HfCl4 とNH3 を用いたCVD法、有機系のHfガスを用いたCVD法、或いはハフニウム窒化物のターゲットやハフニウムのターゲット

を用いたスパッタリング法を用いてハフニウム窒化膜を形成し、その後でハフニウム窒化膜を酸化することにより、形成することができる。酸化されるハフニウム窒化膜の厚さは、数 n m程度の極薄であることが望ましい。ハフニウム窒化膜の膜厚が厚くなるにつれて、結晶化が起こりやすくなるためである。ハフニウム窒化物をスパッタリング法で形成する場合は、スパッタされたハフニウムやハフニウム窒化物の粒子のエネルギーを100eV以下、望ましくは50eV以下にすることが望ましい。スパッタ粒子のエネルギーが高くなるにつれて、シリコン基板へスパッタ粒子が食い込むようになり、チャネル表面のモフォロジーが劣化するためである。

【0025】次に、図3(f)に示すように、スパッタリング法、CVD法或いは塗布法を用いて、タングステン膜(W膜)21を全面に形成する。このタングステン膜21の膜厚は、特に限定されるものではないが、後述するような理由により、10nm程度以下であることが望ましい。また、スパッタリング法を用いる場合は、スパッタされたタングステン粒子のエネルギーを100eV以下、望ましくは50eV以下にすることが望ましい。タングステン粒子のエネルギーをこのような低エネルギーにすることで、下地のゲート絶縁膜20ヘタングステン粒子が食い込むことがなくなり、ゲート絶縁膜の信頼性が著しく向上する。

【0026】次に、図4(g)に示すように、スパッタリング法、CVD法或いは塗布法を用いて、シリコン膜22を全面に形成する。シリコン膜22の膜厚は、少なくともタングステン膜21の膜厚よりも厚くする。また、シリコン膜22の膜厚は、後述するような理由により、30nm程度以下とすることが望ましい。また、タングステン膜21の形成工程からシリコン膜22の形成工程等)は、基板を大気に晒すことなく、真空中或いは酸素の極力少ない雰囲気中に基板を維持することが望ましい。タングステン膜21とシリコン膜22との間に酸素が存在すると、後のシリサイデーション工程において均一な反応が阻害されるおそれがあるためである。

【0027】次に、図4(h)の工程に移行する。なお、図4(h)からは、図の向かって左側はn型MISFET形成領域、右側はp型MISFET形成領域とする(以後の図も同様)。本工程では、リソグラフィー技術を用いて、p型MISFET領域のみが開口したレジスト23のパターンを形成する。

【0028】次に、図5 (i) に示すように、レジスト23をマスクとし、且つタングステン膜21をエッチングストッパーとして、シリコン膜22のドライエッチングを行うことで、p型MISFET領域のシリコン膜22のみを選択的に除去する。このとき、ゲート絶縁膜20はタングステン膜21に覆われているため、ドライエッチングされない。

【0029】次に、図5 (j) に示すように、レジスト23を有機溶剤などで除去する。この時も、ゲート絶縁膜20はタングステン膜21に覆われているため、有機溶剤などに晒されないですむ。その後、例えば窒素ガス雰囲気中或いは窒素と水素の混合ガス雰囲気中において、500℃~600℃程度の温度で熱処理を行う。この熱処理により、n型MISFET領域のタングステン膜21がシリコン膜22と反応して、タングステンシリサイド膜(WSix 膜) 24が形成される。

【0030】上記熱処理によって形成されるタングステンシリサイド膜24の膜厚が厚すぎると、膜応力によってタングステンシリサイド膜24が剥がれてしまうおそれがある。したがって、タングステンシリサイド膜24の膜厚が、望ましくは20nm以下、より望ましくは10nm以下となるように、タングステン膜21とシリコン膜22の膜厚を設定しておくことが望ましい。

【0031】また、熱処理において反応しなかった余剰のシリコン膜22が存在する場合には、この余剰のシリコン膜22をドライエッチング等によって選択的に除去するようにしてもよいし、或いは、後述するように余剰のシリコン膜22を残しておいてもよい。一方、タングステン膜21は、上記熱処理において全て反応してタングステンシリサイド膜24となるように、タングステン膜21及びシリコン膜22の熱処理温度及び熱処理時間を設定する。

【0032】また、タングステンシリサイド膜(WSix膜)24におけるシリコンの組成比(シリコン原子数の比率)は、タングステンシリサイド膜24におけるタングステンの組成比(タングステン原子数の比率)よりも高いことが望ましい。すなわち、x>1であることが望ましい。特に、シリコンの組成比がタングステンの組成比の2倍以上であること( $x \ge 2$ )が望ましい。

【0033】次に、図6(k)に示すように、タングステン膜25を、スパッタリング法或いはCVD法など用いて全面に堆積する。続いて、タングステン膜21、タングステンシリサイド膜24及びタングステン膜25のCMPを行う。これにより、n型MISFET領域のゲート用溝内にはタングステンシリサイド膜24及びタングステン膜25が、p型MISFET領域にはタングステン膜21及びタングステン膜25が、それぞれ埋め込まれたゲート電極構造が得られる。

【0034】以上のようにして、n型MISFETではゲート電極の最下層(ゲート絶縁膜20に接する部分)がタングステンシリサイド膜24であり、p型MISFETではゲート電極の最下層(ゲート絶縁膜20に接する部分)がタングステン膜21である相補型MISFET(CMISFET)が得られる。

【0035】図7は、 $WSi_x$  膜(或いは $WSi_y$  膜)におけるx値(或いはy値)と仕事関数の関係を示した図である。図に示すように、x=0の場合、すなわちタ

ングステン膜(W膜)の場合には、仕事関数は4.7~ 4. 9 e V程度である。仕事関数が幅を持っているの は、結晶方位面に応じて仕事関数が異なるためである。 【0036】タングステンシリサイド膜(WSi、膜) におけるシリコンの組成比が、タングステンシリサイド 膜におけるタングステンの組成比よりも高い場合、すな わちx>1の場合には、タングステンシリサイド膜の仕 事関数は、結晶方位面によって多少変動はあるものの、 4. 6 e V程度以下となる。すでに述べたように、n型 MISFETのゲート電極の仕事関数は4.6eV以下 にすることが望ましい。したがって、x>1とすること で、n型MISFETのゲート電極に適したタングステ ンシリサイド膜が得られる。また、シリコンの組成比が タングステンの組成比の2倍以上である場合、すなわち x ≥ 2 の場合には、結晶方位面によらず、タングステン シリサイド膜の仕事関数が4.6 e V程度以下となる。 したがって、x≥2とすることで、n型MISFETの ゲート電極により適したタングステンシリサイド膜が得 られる。

【0037】なお、上述した実施形態では、p型MISFETのゲート電極の最下層にタングステン膜(W膜)21を用いたが、タングステン膜21の代わりにタングステンリサイド膜(WSiy膜)を用いることも可能である。この場合にも、基本的には上述した実施形態と同様の製造方法を適用可能である。すでに述べたように、p型MISFETのゲート電極の仕事関数は4.6eV以上にすることが望ましい。図7からわかるように、yく1とすることで、4.6eV程度以上の仕事関数を有する、p型MISFETのゲート電極に適したタングステンシリサイド膜が得られる。したがって、p型MISFETのゲート電極には、タングステン膜(y=0に対応)の他、タングステンリサイド膜(0くy<1に対応)の他、タングステンリサイド膜(0くy<1に対応)を用いることが可能である。

【0038】以上のように、本実施形態によれば、n型MISFET及びp型MISFETそれぞれのゲート電極の仕事関数を最適化することにより、n型MISFETとp型MISFETそれぞれのしきい値電圧を適正化することが可能となる。

【0039】また、本実施形態によれば、ゲート絶縁膜上にタングステン膜を形成した後に該タングステン膜を除去しないため、ゲート絶縁膜の表面が従来のようにウエットエッチング液や有機溶剤などに晒されることがない。また、従来のようにタングステンシリサイド膜中に不純物をイオン注入することがないため、ゲート絶縁膜にイオン注入ダメージが加わることもない。したがって、ゲート絶縁膜の信頼性に優れたMISFETを作製することが可能となる。

【0040】また、 $タングステンは、ゲート絶縁膜(特にシリコン酸化膜(<math>SiO_2$ )膜)やシリコン酸窒化膜(SiON膜))中に拡散し難いため、この点からもゲ

ート絶縁膜の信頼性に優れたMISFETを得ることが可能となる。

【0041】なお、上述した図6(k)の工程で形成する上層側のタングステン膜25は、主としてゲート電極の低抵抗化のためのものである。したがって、タングステンリサイド膜よりも抵抗率の低い導電材料として、タングステンの他にアルミニウム等を用いてもよい。

【0042】また、図6(k)の工程において、タングステン膜25を形成する前にチタン窒化膜等のバリアメタル膜を5nm程度形成し、その後でタングステン膜25を形成するようにしてもよい。

【0043】また、図5 (j) の工程において熱処理で 反応しなかった余剰のシリコン膜22を除去しなかった 場合には、図6 (k) の工程においてタングステン膜25を形成した後に熱処理を行い、この熱処理によって余 剰のシリコン膜22とタングステン膜25とを反応させ てタングステンシリサイド膜にしてもよい。或いは、チタン膜及びチタン窒化膜の積層構造からなるバリアメタル膜を形成した後にタングステン膜25を形成し、その 後に熱処理を行って余剰のシリコン膜22とチタンとを 反応させてチタンシリサイド膜にしてもよい。

【0044】さらに、上述した実施形態では、p型MISFETのゲート電極の最下層をタングステン膜 21とし、n型MISFETのゲート電極の最下層をタングステンシリサイド膜 24としたが、p型MISFETのゲート電極の最下層をモリブデン膜とし、n型MISFETのゲート電極の最下層をモリブデンシリサイド膜としてもよい。この場合、上述した製造工程で用いたタングステン膜 21の代わりにモリブデン膜を用いることが、上述したのと同様の工程を適用することが可能である。また、モリブデンシリサイド膜についても、図7と同様の特性を示すことから、一般的に言えば、n型MISFETのゲート電極についてはMoSix膜(x>1、より望ましくはx  $\ge$  2)を、p型MISFETのゲート電極についてはMoSix膜(0 $\le$  y < 1)を適用することが可能である。

【0045】(実施形態2)図8(a)~図10(i)は、本発明の第2の実施形態に係る半導体装置の製造方法を模式的に示した断面図である。

【0046】まず、図8(a)に示すように、素子分離領域101を有した単結晶シリコン基板(半導体基板)100上に、シリコン酸化膜102を形成する。続いて、シリコン酸化膜102上に、多結晶シリコン膜103を堆積する。

【0047】次に、図8(b)に示すように、多結晶シリコン膜103を異方性エッチングし、ダミーゲート電極を形成する。続いて、n型MISトランジスタが形成される領域(nMOS領域)にはAs<sup>+</sup>イオンをイオン注入し、p型MISトランジスタが形成される領域(pMOS領域)にはB<sup>+</sup>イオンをイオン注入する。さら

に、1000℃、5秒の熱処理を施すことによって、ソース・ドレイン領域の一部となる拡散層105を形成する。

【0048】次に、図8(c)に示すように、シリコン窒化膜106及びシリコン酸化膜107を全面に堆積する。その後、エッチバックを行い、ダミーゲート電極の側壁上に選択的にシリコン窒化膜106及びシリコン酸化膜107を残す。続いて、nMOS領域にはP<sup>+</sup> イオンをイオン注入し、pMOS領域にはB<sup>+</sup> イオンをイオン注入する。さらに、950℃、10秒の熱処理を施すことによって、ソース・ドレイン領域の一部となる拡散層108を形成する。

【0049】次に、図9(d)に示すように、層間絶縁膜109を全面に堆積する。その後、化学的機械的研磨(CMP)によって層間絶縁膜109を平坦化し、多結晶シリコン膜103の表面を露出させる。

【0050】次に、図9(e)に示すように、多結晶シリコン膜103を除去し、さらにシリコン酸化膜102 を除去する。これにより、シリコン基板100及びシリコン窒化膜106に囲まれた溝が形成される。

【0051】次に、図9(f)に示すように、プラズマ酸窒化法により、溝の底部に、ゲート絶縁膜110として薄いシリコン酸窒化膜を形成する。

【0052】次に、図10(g)に示すように、CVD 法により、全面にタングステンシリサイド膜(WSi<sub>x</sub> 膜)111を堆積する。ソースガスとしては、例えば、 W(CO) $_6$ 及びSiH $_4$ を用いる。さらに、CMP法 によって、タングステンシリサイド膜111を平坦化し て、層間膜109の表面を露出させる。

【0053】次に、図10(h)に示すように、金属膜としてタングステン膜(W膜)112を全面に堆積する。さらに、PMOS領域以外のタングステン膜112をエッチングによって除去する。

【0054】次に、図10(i)に示すように、例えば600℃程度の熱処理を行う。この熱処理により、タングステンシリサイド膜111中のSiがタングステン膜112側に抽出される。その結果、pMOS領域では、nMOS領域のタングステンシリサイド膜111よりもSi濃度が低いタングステンシリサイド膜111よりもSi濃度が低いタングステンシリサイド膜111を除去することで、図10(i)に示すような構造が得られる。【0055】このようにして、nMOSトランジスタのゲート電極には相対的に仕事関数が低いタングステンシリサイド膜111を用い、pMOSトランジスタのゲート電極には相対的に仕事関数の高いタングステンシリサイド膜113を用いたCMOSトランジスタを得ることができる。

【0056】図10(i)の熱処理工程の効果を調べるために、図11に示すようなMISキャパシタを以下のようにして作製した。まず、素子分離領域201を有し

た単結晶シリコン基板 200上に、ゲート絶縁膜 202を形成する。続いて、ゲート絶縁膜 202上に、タングステンシリサイド膜 203(厚さ10nm)堆積し、さらにタングステンシリサイド膜 203上にタングステンシリサイド膜 203及びタングステン膜 204をパターニングしてゲート電極を形成する。その後、室雰囲気中で450~600℃の温度範囲で熱処理を行い、タングステンシリサイド膜 203中のSiをタングステンシリサイド膜 203中のSiをタングステンシリサイド膜 203中のSiをタングステンシリサイド膜 203中のSiをタングステンシリサイド膜 203中のSiをタングステンシリサイド膜 203中のSiをタングステン膜 204によって抽出する。さらに、水素と窒素の混合ガス雰囲気中で450℃の熱処理を行う。このようにして、図11に示したようなMISキャパシタを作製した。

【0057】図12は、このようにして作製したMISキャパシタのC-V特性の測定結果を示したものである。特性(a)、(b)、(c)及び(d)は、それぞれ熱処理温度を450℃、500℃、550℃及び600℃としたものである。また、タングステンシリサイド膜203及びタングステン膜204の積層構造を有するMISキャパシタの他、タングステンシリサイド膜の単層構造を有するMISキャパシタ及びタングステン膜の単層構造を有するMISキャパシタとでついても測定を行った。

【0058】その結果、450℃で熱処理を行った積層 構造を有するMISキャパシタのC-V特性は、タング ステンシリサイド膜の単層構造を有するMISキャパシ タのC-V特性と一致することがわかった。そして、熱 処理温度が500℃、550℃及び600℃と増加する にしたがってC-V特性は右方向にシフトし、600℃ の場合には、タングステン膜の単層構造を有するMIS キャパシタのC-V特性と一致することがわかった。C -V特性のシフト量は電極材料の仕事関数に比例し、C -V特性が右側にシフトするほど仕事関数が高いことを 意味する。したがって、熱処理温度を増加させるにした がって、タングステンシリサイド膜からタングステン膜 へ移動するシリコンの量が増加し、600℃程度の温度 で熱処理を行った場合には、少なくともタングステンシ リサイド膜とゲート絶縁膜との界面近傍では、タングス テンシリサイド膜がタングステン膜に極めて近い状態に なっていると考えられる。

【0059】なお、本実施形態においても、 $9\nu$ グステンシリサイド膜( $WSi_x$  膜或いは $WSi_y$  膜)における x 値或いは y 値と仕事関数との関係は、第1 の実施形態で示した図 7 と同様である。したがって、n 型M IS FETの $9\nu$ グステンシリサイド膜( $WSi_x$  膜)では、x>1 望ましくは  $x \ge 2$  となるようにする。すなわち、 $9\nu$ グステンシリサイド膜( $WSi_x$  膜) 111 については、x>1 望ましくは  $x \ge 2$  となるようにする。また、p 型M ISFET の $9\nu$ グステンシリサイド膜( $WSi_y$  膜)では、y<1 となるようにする。すなわ

ち、タングステンシリサイド膜(WSiy 膜) 113に ついては、y<1となるようにする。また、図11及び図12で示した結果からもわかるように、熱処理温度等によってはタングステンシリサイド膜111が実質的にタングステン膜に変換される場合もある。したがって、p型MISFETについては、タングステンシリサイド膜(WSiy 膜、0<y<1) 113の代わりにタングステン膜(W膜、y=0に対応)を用いることが可能である。

【0060】以上のように、本実施形態によれば、n型MISFET及びp型MISFETそれぞれのゲート電極の仕事関数を最適化することにより、n型MISFETとp型MISFETそれぞれのしきい値電圧を適正化することが可能となる。

【0061】また、本実施形態によれば、ゲート絶縁膜上にタングステンシリサイド膜を形成した後に該タングステンシリサイド膜を除去しないため、ゲート絶縁膜の表面が従来のようにウエットエッチング液や有機溶剤などに晒されることがない。また、従来のようにタングステンシリサイド膜中に不純物をイオン注入することがないため、ゲート絶縁膜にイオン注入ダメージが加わることもない。したがって、ゲート絶縁膜の信頼性に優れたMISFETを作製することが可能となる。

【0062】なお、本実施形態では、タングステンシリサイド膜111のソースガス(成膜用ガス)としてW(CO)6 及びS i H $_4$  を用いたが、WのソースガスにはWF $_6$  或いはWC 16 を、S i のソースガスにはS i H $_2$  C  $1_2$  、S i C  $1_4$  或いはS i F $_4$  を用いることも可能である。

【0063】また、本実施形態において、タングステンシリサイド膜111中にリン(P)或いはヒ素(As)を含有させるようにしてもよい。Pを含有させる場合には、Pのソースガスとして例えばPH3を用いればよい。Asを含有させる場合には、Pのソースガスとして例えばAsH3を用いればよい。タングステンシリサイド膜にPやAs等の不純物を含有させることで、不純物を含有していないタングステンシリサイド膜よりも仕事関数を下げることが可能である。

【0064】また、本実施形態では、タングステンシリサイド膜111とタングステン膜(金属膜)112を反応させるようにしたが、タングステン膜112の代わりにPt、Pd、Ni、Co、W、Mo、Sb及びBiの少なくとも一つを含有する金属膜を用いることが可能である。

【0065】さらに、本実施形態では、n型MISFE Tのゲート電極にタングステンシリサイド膜111を用い、p型MISFETのゲート電極にタングステンシリ サイド膜113を用いたが、これらのタングステンシリ サイド膜の代わりにモリブデンシリサイド膜を用いても よい。この場合、上述した製造工程で用いたタングステ ンシリサイド膜 111 の代わりにモリブデンシリサイド 膜を用いることで、上述したのと同様の工程を適用することが可能である。M oのソースガスには、M o (C O) 6 、M o F 6 或いはM o C 16 を用いることが可能である。S i M i M o M c M o M c M i M c M c M c M i M c

【0066】以上、本発明の実施形態を説明したが、本 発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出され得る。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば発明として抽出され得る。

#### [0067]

【発明の効果】本発明によれば、従来のデュアルメタル ゲートプロセスを用いた半導体装置の問題点が改善さ れ、素子特性や信頼性に優れた半導体装置を得ることが 可能となる。

## 【図面の簡単な説明】

【図1】本発明の第1の実施形態に係る半導体装置の製造工程についてその一部を示した断面図である。

【図2】本発明の第1の実施形態に係る半導体装置の製造工程についてその一部を示した断面図である。

【図3】本発明の第1の実施形態に係る半導体装置の製造工程についてその一部を示した断面図である。

【図4】本発明の第1の実施形態に係る半導体装置の製造工程についてその一部を示した断面図である。

【図5】本発明の第1の実施形態に係る半導体装置の製造工程についてその一部を示した断面図である。

【図6】本発明の第1の実施形態に係る半導体装置の製造工程についてその一部を示した断面図である。

【図7】 $WSi_x$  膜(或いは $WSi_y$  膜)におけるx値(或いはy値)と仕事関数の関係を示した図である。

【図8】本発明の第2の実施形態に係る半導体装置の製造工程についてその一部を示した断面図である。

【図9】本発明の第2の実施形態に係る半導体装置の製造工程についてその一部を示した断面図である。

【図10】本発明の第2の実施形態に係る半導体装置の 製造工程についてその一部を示した断面図である。

【図11】本発明の第2の実施形態に係り、熱処理の効果を調べるために作製したMISキャパシタの構成を示した図である。

【図12】図11に示したような構成を有するMISキャパシタについて、そのC-V特性の測定結果を示した図である。

## 【符号の説明】

10、100、200…シリコン基板

11、101、201…素子分離領域

12、20、110、202…ゲート絶縁膜

13、103…多結晶シリコン膜

14、106…シリコン窒化膜

15…エクステンション拡散層領域

16…ゲート側壁膜

17…ソース・ドレイン拡散層

18…シリサイド膜

19、109…層間絶縁膜

21、25、112、204…タングステン膜

22…シリコン膜

23…レジスト

 $2\, 4\, ,\, 1\, 1\, 1\, 1\, ,\, 1\, 1\, 3\, ,\, 2\, 0\, 3\, \cdots \\ {\it 9}\, {\it v}\, {\it f}\, {\it x}\, {\it r}\, {\it v}\, {\it v}\, {\it y}\, {\it y}\, {\it t}\, {\it t}\, {\it t}\, {\it v}\, {\it v}\, {\it v}\, {\it y}\, {\it y}\, {\it t}\, {\it t}\, {\it v}\, {\it v}\,$ 

ド膜

102、107…シリコン酸化膜

105、108…拡散層

## フロントページの続き

Fターム(参考) 4M104 AA01 BB01 BB04 BB05 BB06

BB07 BB16 BB18 BB20 BB26

BB28 BB38 BB40 CC05 DD03

DD37 DD43 DD45 DD78 DD83

DD84 DD91 EE03 EE09 EE16

EE17 FF13 FF18 GG08 GG09

GG10 GG14 HH16

5F048 AA07 AA09 AC03 BA01 BB01

BB04 BB08 BB09 BB10 BB11

BB12 BB13 BB14 BB18 BC06

BD04 BF06 BG13 BG14 DA27